文章 ID: 000079554 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

Stratix全速 V QDRII/SDRAM 控制器是否遇到时序收敛问题?

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 可以,您可能会以全速使用 Stratix® V QDRII/ 出现开箱即时违规的情况。此问题将在未来的 Quartus® II 软件和 IP 版本中解决。
解决方法

要解决此问题,在 SDC 文件中找到以下行:

如果 {} {

set_clock_uncertainty -to [get_clocks _*] -add -hold 0.200

set_clock_uncertainty -to [get_clocks _*] -add -hold 0.100

set_clock_uncertainty -to [get_clocks _*] -add -hold 0.160

}

并将其更改为

如果 {} {

set_clock_uncertainty -to [get_clocks _*] -add -hold 0.400

set_clock_uncertainty -to [get_clocks _*] -add -hold 0.150

set_clock_uncertainty -to [get_clocks _*] -add -hold 0.225

 

set_clock_uncertainty -to [get_clocks _*] -add-setup 0.200

}

相关产品

本文适用于 4 产品

Stratix® V GX FPGA
Stratix® V E FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。