文章 ID: 000079490 内容类型: 产品信息和文件 上次审核日期: 2013 年 08 月 13 日

当复位端口切换时,PLL 英特尔 FPGA IP的行为,是否对下一步可以切换的设置有要求?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在锁相环 (PLL) 的 新兴边缘(引脚),所有 PLL 计数器均被清除,VCO 设置为标值中心频率。 为了确保 PLL 的正确操作,有一台状态机在从输入时钟到 PLL (refclk) 运行,以控制内部重置的时间。

状态机开始将 PLL 从复位的边缘从 复位的边缘开始。 此过程需要 1,024 个 refclk 周期才能完成。 在此 1,024 的 refclk 周期中,任何新兴的复位边缘都将被忽略,并且 PLL 将不会被重置。

解决方法

不要在已删除的 1,024 个 refclk 周期内重新组装。

相关产品

本文适用于 15 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。