说明
Altera提供高度可配置的 FIFO 实施。 在具有用于数据输入（从属、汇聚，接收器）和数据输出（主，源，发送器）接口的独立时钟的 FIFO 实施中，必须同时声明每个时钟域的相应重置。 这可确保在重置拆解配后，内部输入数据指针和输出数据指针保持一致。
实施双时钟 FIFO 的Altera组件是：
- Avalon-MM 时钟交联桥接
- Avalon-ST 双时钟 FIFO
- Avalon FIFO 内存
解决方法
为了重置具有两个重置输入的双时钟 FIFO 的数据输入和数据输出侧，应将每个重置输入端口连接到同一个重设源。下列列表显示应将哪些组件连接到同一重置源的重置输入端口：
- 对于 Avalon-MM 时钟跨桥，将这些输入连接到同一个重置源：
- m0_reset
- s0_reset
- 对于Avalon-ST 双时钟 FIFO，将这些输入连接到同一个重置源：
- in_clk_reset
- out_clk_reset
- 对于Avalon的 FIFO 内存，将这些输入连接到同一个重置源：
- reset_in
- reset_out
这些信息计划将包含在 Quartus II 手册的未来发行版中。