文章 ID: 000079474 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

Quartus® II 软件版本 11.0SP1 中基于 RLDRAMII UniPHY 的 IP 产生的时序限制是否有已知问题?

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

是的。RLDRAMII UniPHY IP 如何解释 Quartus® II 软件 11.0SP1 中的主板偏斜参数存在问题。在 {core_name}_p0_timing.tcl 文件中未正确输入主板偏斜参数。

 

例如, 如果您针对"地址/命令和 CK 之间的平均延迟差异"输入 20ps,_p0_timing.tcl 脚本正确约束它,并受以下限制

 

设置板 (addresscmd_CK_skew) [expr { 20/ 1000.0 }]

 

但是,如果您输入 20ps 以获得"地址/命令总线内的最大偏差",则

{core_name}_p0_timing.tcl 提出了以下不正确的限制。

 

设置板 (intra_addr_ctrl_skew) [expr { 0.02 / 1000.0 }]

 

此限制意味着参数的偏斜是 0.02ps 而不是 20ps。

 

要解决此问题,手动进行更改,并将限制更改为:

 

设置板 (intra_addr_ctrl_skew) [expr { 20/ 1000.0 }]

 

此问题将在 Quartus II 软件和 IP 的未来版本中解决。

相关产品

本文适用于 1 产品

英特尔® 可编程设备

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。