说明
模拟面向 PCI Express 的 PHY IP 内核与 Cadence NCSim 针对 Stratix® V 设备产品家族时，PCIe 链路在多次在 Gen1 和 Gen3 之间切换时可能无法检测到接收器。 在发生故障的情况下， pipe_rxvalid 无法高性能运行，信号检测将会失败。
此问题是由加密模拟文件中的一个问题引起的。
解决方法
要解决问题。按照以下步骤操作：
1. 下载 以下固定的加密模拟模型：
2. 以以下目录中的相同名称 替换 文件：
\eda\sim_lib\cadence\
此问题将在 Quartus® II 软件的未来版本中解决。