文章 ID: 000079459 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

使用硬核内存控制器Arria V 或 Cyclone V 设计可能出现内部错误

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

此问题影响 DDR2 和 DDR3、LPDDR2、QDR II 和 RLDRAM II 产品。

在针对 Arria V 的设计中可能会发生内部错误,或 Cyclone V 设备,并在 MPFE 时使用硬核内存控制器, MMR 和硬核内存控制器的 SC 时钟输入不是 由 PLL 或时钟缓冲区驱动。

解决方法

此问题的变通方法是确保您驱动 通过 PLL 的 MPFE、MMR 和 SC 时钟输入。

此问题将在将来的版本中修复。

相关产品

本文适用于 2 产品

Cyclone® V FPGA 和 SoC FPGA
Arria® V FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。