关键问题
说明
如果您编译了设计，您可能会在 DSP Builder v13.1 和更高版本中看到此错误 Quartus® II 软件版本中生成的 DSP Builder v13.0 及更早版本 13.1 和更高版本。Pipelined Adder block v13.1 中的一个新的参数会导致错误。 此问题仅影响 Altera DSP Builder 标准模块集 。
解决方法
要解决此问题：
- 在 DSP Builder 生成的 HDL 所在的目录中，打开 alt_dspbuilder_sLpmAddSub.vhd
- 将以下行添加到通用程序列表中 alt_dspbuilder_sLpmAddSub 实体声明
\'or_aclr_inputs : boolean := true\'
注意：此变通办法不会影响 HDL 的行为。
此问题计划在 DSP Builder 的未来版本中修复