文章 ID: 000079298 内容类型: 故障排除上次审核日期: 2021 年 08 月 29 日

为什么 FIR 编译器 II 生成 VHDL 文件，即使选择了 Verilog HDL？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

FIR 编译器 II 目前生成源文件，其中包括 VHDL 和 Verilog。在 MegaWi™ 中选择 Verilog HDL 只会更改 FIR 编译器 II 变体的顶级包装器。

MegaCore IP 发行说明和勘误表还包括使用单 lanaguage 模拟器的模拟故障。

此问题将在该软件的未来版本中修复。