文章 ID: 000079283 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

如何让 HPS SPI 主固态盘信号在整个交易期间保持低位？

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    一些 SPI 从子可能要求 SPI 主在整个 SPI 交易周期内将 SS 线保持在较低水平。HPS SPI Master 可通过以下变通办法配置为以这种方式运行。

    解决方法

    在 http://www.altera.com/literature/hb/cyclone-v/hps.html中参考 HPS 地址地图，将 spim0->ctrlr0->scph [bit 6] 设置为 1。

    相关产品

    本文适用于 5 产品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。