文章 ID: 000079280 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我的 Cyclone® PLL 或我的 Stratix/Stratix® GX 快速 PLL 在 Quartus® II 软件版本 2.2 SP1 或更早版本中实施不正确的负相移延迟?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 使用 Quartus® II 软件版本 2.2 SP1 及更早版本生成配置文件时,可能会误实施负相延迟。

作为一种变通办法,您可以在设备通电后切换 PLL 启用引脚。这将清除 PLL,并强制执行正确的相延迟。一旦 PLL 重新锁定,它将为所有设置显示正确的延迟。

这已经在 Quartus® II 软件版本 2.2 SP2 中修复。

相关产品

本文适用于 2 产品

Cyclone® FPGA
Stratix® FPGAs

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。