文章 ID: 000079225 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

我是否需要在 PCI Express TLP 接头的第一个 d 字中设置 TD 位以生成和转发 ECRC？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 PCI Express® 硬 IP 核要求应用程序层设置每个传输的 TLP 接头的 TD 位。
解决方法 确保在 ECRC 生成和转发启用 ECRC 时，确保 TLP 接头的 TD 位由应用程序层设置。

相关产品

本文适用于 16 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。