关键问题
说明
面向 Stratix V 设备的内存接口可能出现 写设置或写保留时序故障。
解决方法
在 400MHz 或低速运行的接口的变通办法是 以启用基于高性能Nios II 的定序器,而不是 基于 RTL 的排序器。
关键问题
面向 Stratix V 设备的内存接口可能出现 写设置或写保留时序故障。
在 400MHz 或低速运行的接口的变通办法是 以启用基于高性能Nios II 的定序器,而不是 基于 RTL 的排序器。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。