文章 ID: 000079213 内容类型: 产品信息和文件 上次审核日期: 2013 年 10 月 10 日

如何连接ALTDQ_DQS2硬读取 FIFO 的信号?

环境

    英特尔® Quartus® II 软件
    ALTDQ_DQS
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如何连接ALTDQ_DQS2硬读取 FIFO 的信号?

解决方法

ALTDQ_DQS2硬读取 FIFO 具有以下端口,如下所述:

lfifo_rden:数据输入到读取 FIFO 读取启用。该信号是由用户逻辑生成的完全读取启用令牌,并在所需读取突发的长度内被断言。

rfifo_reset_n:读取 FIFO 的低电平有效复位。

vfifo_qvld:在捕获选通不是双向的所有情况下,此信号都用作读取 FIFO 上的写入启用。

相关产品

本文适用于 11 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。