当使用 SOPC Builder 或 Qsys 实施 PCIe®时，实施中不包含 ALTGX RECONFIG 模块，在 SOPC Builder 或 Qsys 中不可用。 您必须将该模块包括在顶级设计中。 至少，您将实例化包含 PCIe 模块和 ALTGX RECONFIG 模块的 SOPC Builder 系统。 此外，对于该解决方案，假设还需要 GPLL （通用 PLL） 来生成reconfig_clk和固定模块。 如果可以确保这些时钟在设备走出配置状态之前保持稳定，则可以消除此 GPLL。
生成 ALTGX RECONFIG 模块后，您需要启用reconfig_reset输入 - 下面的详细信息。 此输入允许将重新配置块保持在重置中，直到用于偏移消除和接收器检测的时钟、固定clk 和 reconfig_clk 保持稳定。 必要的连接是将锁定的信号从 GPLL 馈送，用于通过逆变器将固定的信号和reconfig_clk输入到reconfig_reset输入。 还建议您使用reconfig_clk同步此反向 PLL 锁信号，该reconfig_clk馈送至重新配置模块时钟输入。
GPLL 可通过 MegaWi™ 插件管理器使用 ALTPLL 实现。 "fixedclk"必须为 125MHz，而"reconfig_clk"必须满足您特定配置 37.5MHz – 50MHz 的传输和接收 PCIE 配置的要求。 如果您使用相同的 PLL 生成固定clk 和 reconfig_clk，则无需再进行任何更多的工作。 如果需要多个 PLL，则反转锁定信号必须在馈送 reconfig_reset 信号之前处理。
Quartus® 10.1 SP1 之前的 II 软件：
要启用reconfig_reset输入，您需要在 ALTGX RECONFIG 模块所在的项目目录中的命令行运行以下命令。
qmegawiz -silent -wiz_override="offset_cancellation_reset"altgxb_reconfig_s4gx.v
将 替换为您设计中提供的 MegaWi>d 生成的 altgxb 重新配置块文件名。
Quartus® II 软件从 10.1 SP1 开始：
要在 ALTGX RECONFIG 模块上启用reconfig_reset输入，您需要在"重新配置设置"页面上启用"Channel and TX PLL 选择/重新配置"选项，然后在"Channel and TX PLL 重新配置"页面上启用"使用"reconfig_reset"选项