关键问题
说明
LL 40-100GbE IP 内核硬件设计示例故障时序。 问题在于 由时钟名称与 SDC 文件不匹配而导致。
解决方法
为确保硬件设计示例能够正确运行，您必须更换 SDC 文件的内容： /hardware_test_design/通用/common_timing_a10.sdc 包含以下文本：
derive_pll_clocks -create_base_clock
derive_clock_uncertainty
set_false_path -from [get_keepers {cpu_resetn}]
set RX_CORE_CLK [get_clocks *|phy*|*rxp|*rx_pll*rx_core_clk*]
set TX_CORE_CLK [get_clocks *|phy*|*txp|*tx_pll*tx_core_clk]
set clk100 [get_clocks *|iopll*|clk100]
set_clock_groups -asynchronous -group -group -group
此问题将在低延迟 40 Gbps 和 100-Gbps 的将来版本中解决 以太网 MAC 和 PHY IP 内核。