关键问题
说明
如果您尝试编译针对Stratix的设计 V 设备、编译过程可能出现以下错误：
Error: Unable to generate the EDA simulation netlist
files because the Quartus II software does not currently support
gate-level simulation for the Stratix V devices.
解决方法
在开始编译之前，关闭网络列表作家 执行以下步骤：
- 在"分配"菜单上，单击 设置。
- 在类别列表中，在EDA 下选择 模拟 工具设置。
- 在Tool名称框中，选择。
编译后，要执行原生链路 RTL 模拟 完成后，在工具名称中选择您的 EDA 工具 EDA Settings 对话框框。