文章 ID: 000078983 内容类型: 故障排除上次审核日期: 2021 年 09 月 02 日

配置为 PCI Express Gen1、Gen2 或 Gen3 PIPE 时，原生 PHY IP 可以FPGA Arria 10 设备的结构时钟频率？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

对于 PCI Express Gen1 PIPE，Arria® 10 设备原生 PHY IP FPGA结构时钟频率为：

如果字节串行器和解串器被禁用，250 MHz
125 MHz，如果字节串行器和解串器设置为 x2

对于 PCI Express Gen2 PIPE，Arria 10 设备原生 PHY IP FPGA 结构时钟频率为：

125 MHz，如果通道数据速率设置为 Gen1 （2500 Mbps）
如果通道数据速率设置为 Gen2 （5000 Mbps），则 250 MHz

对于 PCI Express Gen3 PIPE，请参阅"PIPE Gen3 32 位 PCS 时钟速率"表中的Arria 10 收发器 PHY 用户指南 （PDF）.

说明

更多帮助？

联系支持中心

法律声明

¹

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。查看此页面的英语版本。