说明
您可以通过对时钟合成器设备的一次性可编程 （OTP） 非易失性内存（具有默认收发器参考时钟频率）的时钟合成器设备的一次性可编程 （OTP） 非易失性内存，满足在设备配置开始时必须存在的Arria® 10 设备收发器校准要求。
根据时钟树设计，参考时钟将在FPGA配置开始时可用，并且可以满足收发器校准要求。根据您使用的时钟合成器设备，在FPGA用户模式下（可能通过 I2C）重新编程时钟合成器的频率可能仍然可用。
时钟合成器设备生成的默认收发器参考时钟频率必须与 FPGA 设备收发器 IP 预期的默认频率相符。