适用于 PCI Express 的 Stratix® V 硬核 IP®默认要求链接伙伴使用预设 7 或预设 8 来传输第 3 代数据。 根据通道特性,使用预设 9 用于硬 IP 请求预设,以及全带宽以获得均衡器的峰值频率,可能会提高硬核 IP 接收器的眼余量。
请按照以下步骤执行有关工作。
a) 要修改硬 IP RTL,请求其链接伙伴以 Gen3 预设 9 传输,请按照以下步骤操作。
1. 编辑生成的 altpcie_sv_hip_ast_hwtcl.v 文件位于 \top\synthesis\submodule\
2. 请将以下行更改为:
localparam [17:0]gen3_coeff_1 = (hwtcl_override_g3rxcoef=1 )?gen3_coeff_1_hwtcl [17:0]:18\'h7;
localparam [17:0]gen3_coeff_2 = (hwtcl_override_g3rxcoef=1 )?gen3_coeff_2_hwtcl [17:0]:18\'h8;
localparam [17:0]gen3_coeff_3 = (hwtcl_override_g3rxcoef=1 )?gen3_coeff_3_hwtcl [17:0]:18\'h7;
localparam [17:0]gen3_coeff_4 = (hwtcl_override_g3rxcoef=1 )?gen3_coeff_4_hwtcl [17:0]:18\'h8;
自
localparam [17:0]gen3_coeff_1 = (hwtcl_override_g3rxcoef=1 )?gen3_coeff_1_hwtcl [17:0]:18\'h9;
localparam [17:0]gen3_coeff_2 = (hwtcl_override_g3rxcoef=1 )?gen3_coeff_2_hwtcl [17:0]:18\'h9;
localparam [17:0]gen3_coeff_3 = (hwtcl_override_g3rxcoef=1 )?gen3_coeff_3_hwtcl [17:0]:18\'h9;
localparam [17:0]gen3_coeff_4 = (hwtcl_override_g3rxcoef=1 )?gen3_coeff_4_hwtcl [17:0]:18\'h9;
b) 添加下方针对您想要实现此更改的 PCIe IP 的每个收发器引脚的分配。
set_instance_assignment - 名称XCVR_RX_EQ_BW_SEL BW_FULL_12P5 – to