文章 ID: 000078961 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

在使用 HPS 配置Arria V 或 Cyclone V SoC 设备中的FPGA结构时,DCLK 和数据引脚应该如何连接?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    通过 HPS 配置Arria® V SoC 或Cyclone® V SoC 设备时,配置数据引脚可能无法连接。DCLK 引脚不应被置为未连接,并且应连接到 VCCPGM 或 GND,前提是此引脚不用于设备初始化。

    解决方法

     

    相关产品

    本文适用于 5 产品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。