关键问题
针对在高性能控制器版本中创建的设计 (HPC) 早于版本 11.0,可能会发生内存时序违规 在激活过程中读取 预充电。您的设计可能无法模拟。
用于设计,采用 1066 规范并运行 533 MHz 速度,提高计时参数 tRP 和 tRCD的一个控制时钟周期, 使 tRC 适用于 控制器大于用于内存模型的 tRC。
用于设计,采用 1066 规范并运行 400 MHz 速度,提高计时参数 tRP的一个控制时钟周期, 因此,控制器的 tRC 大于 tRC 的 内存模型。
关键问题
针对在高性能控制器版本中创建的设计 (HPC) 早于版本 11.0,可能会发生内存时序违规 在激活过程中读取 预充电。您的设计可能无法模拟。
用于设计,采用 1066 规范并运行 533 MHz 速度,提高计时参数 tRP 和 tRCD的一个控制时钟周期, 使 tRC 适用于 控制器大于用于内存模型的 tRC。
用于设计,采用 1066 规范并运行 400 MHz 速度,提高计时参数 tRP的一个控制时钟周期, 因此,控制器的 tRC 大于 tRC 的 内存模型。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。