文章 ID: 000078808 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

当我在 Resource Property Editor 中设置该值时,为什么 D6 延迟链会忽略该值 7?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Chip Planner Resource Property Editor 在 Quartus® II 软件版本 9.0 SP1 及更早版本中将 Stratix® III D6 延迟链值显示为 0-7。但是,Stratix III 设备实际上只支持从 0 到 6 的值,如 Stratix III 手册中所示。当您使用 Resource Property Editor ECO 将 D6 延迟链的值设置为 7 时,无需任何警告即可忽略该设置。

无效值 7 将在 Quartus II 软件的未来版本中删除。

 

相关产品

本文适用于 1 产品

Stratix® III FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。