文章 ID: 000078789 内容类型: 故障排除 上次审核日期: 2012 年 09 月 11 日

为什么我的基于 Qsys UniPHY 的内存控制器缺少 pin_assignments.tcl 文件和其他支持文件?

环境

    英特尔® Quartus® II 订阅版
    带有 UniPHY 英特尔® FPGA IP 的 DDR3 SDRAM 控制器
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Qsys 系统中基于 UniPHY 的同一内存控制器的多实例化实例化是已知问题。Qsys 优化步骤仅创建 pin_assignments.tcl 文件和原始控制器的其他支持文件,并会将这些文件重复用于同一控制器的所有其他实例。

解决方法

变通方法是对 UniPHY 内核中的非关键参数进行平凡的更改,以便 Qsys 将内核识别为唯一,并生成所有适当的文件。最简单的更改是将 Board Settings 选项卡中的一个主板偏斜参数修改为 0.001ps。例如,将“最大 CK 延迟”更改为 DIMM/设备,从 0.6n 更改为 0.599n。

一旦您使 UniPHY 控制器的所有实例成为唯一的,重新生成 Qsys 系统,每个实例应该有自己的文件集。

相关产品

本文适用于 15 产品

Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。