文章 ID: 000078685 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

Spectra-Q 时序分析器可能会错误地将时间查询分离应用于具有最小周期或脉冲宽度限制的set_timing_derate分配定位模块的设计

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 英特尔® Quartus® Prime 标准版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    对于Arria的® 10 和 Cyclone® 10 设计,如果您将 set_timing_derate Tcl 命令应用到具有最小周期或最小脉冲宽度限制的模块中,Spectra-Q TimeQuest 可能会错误地将时序分离应用于您的设计。

    此问题影响 Quartus® Prime 标准版软件和 Quartus Prime 专业版软件。

    解决方法

    使用以下选项运行 Spectra-Q 时序分析器 force_dat

    • quartus_sta -force_dat从命令行运行。
    • create_timing_netlist -force_dat从 Spectra-Q TimeQuest GUI 运行。

    相关产品

    本文适用于 3 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA
    英特尔® Cyclone® 10 GX FPGA
    英特尔® Cyclone® 10 FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。