文章 ID: 000078675 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

低延迟 40-100GbE IP 内核针对Stratix V 设备(带 322 MHz 参考时钟)时出错 RX MAC 时钟频率

环境

  • 英特尔® Quartus® II 订阅版
  • 以太网
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    LL 40-100GbE 参数编辑器提供两个可能的值 用于 PHY 参考频率 参数。两个值 应生成 312.5 MHz 的 clk_rxmac 频率 40GbE 变体和 100GbE 变体 390.625 MHz。

    但是,在 IP 内核中具有以下属性的变体, clk_rxmac 频率不同:

    • 目标设备产品家族是 Stratix V 设备 家庭。
    • PHY 参考频率参数具有 值 322.265625 MHz。
    解决方法

    此问题没有变通办法。

    此问题将在低延迟的未来版本中解决 40 Gbps 和 100-Gbps 以太网 MAC 和 PHY MegaCore 功能。

    相关产品

    本文适用于 1 产品

    Stratix® V FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。