文章 ID: 000078652 内容类型: 故障排除 上次审核日期: 2012 年 09 月 11 日

为什么用于我的Arria® V GX ES 设计的 EDCRC 软 IP 门级模拟网络列表文件无法在 ModelSim 模拟器中成功编译?

环境

    英特尔® Quartus® II 订阅版
    Simulation
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在 Quartus® II 软件版本 11.1 SP2 中编译期间,为 Arria® V GX ES 设备插入了 EDCRC 软 IP。该软 IP 包含一个内部振荡器,不具备模拟模型。因此,VHDL 输出 (.vho) 和 Verilog HDL 输出 (.vo) 门级模拟网络列表文件可能无法在 ModelSim 软件中成功编译。您可能会看到以下错误:

Error: ModelSim Error: # ** Error: <design>.vho(<line number>): (vcom-1035) Formal port "ntrst" has OPEN or no actual associated with it.
Error: ModelSim Error: # ** Error: <design>.vho(<line number>): (vcom-1035) Formal port "tdoutap" has OPEN or no actual associated with it.
Error: ModelSim Error: # ** Error: <design>.vho(<line number>): (vcom-1141) Identifier "arriav_oscillator" does not identify a component declaration.

解决方法

关于 Quartus® II 软件版本 11.1 SP2 中的这一限制,可以使用补丁。从下面的相应链接下载并安装 Patch 2.12。安装补丁后,您可以在项目目录中的 quartus.ini 文件中使用变量来控制编译过程。要生成门级模拟网络列表,在项目目录中创建或编辑 quartus.ini 文件并添加以下行:

sgn_add_av_es_soft_ip=off

该变量禁用 EDCRC 软 IP 的自动插入,并允许门级模拟网络列表文件在 ModelSim 软件中成功编译。但是,不会生成编程文件。要生成编程文件,您必须从 quartus.ini 文件中 删除该变量。下载以下补丁:

相关产品

本文适用于 1 产品

Arria® V GX FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。