文章 ID: 000078610 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Modelsim Compilation Error with Cyclone V 中生成的 Verilog 输出文件

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

使用生成的编译模型编译模型时的编译错误 verilog (.vo) 输出文件。错误消息:#** Error: (vsim-10000) ipfs_vo/t_RT_471_1of1.vo (4614):未解决的 defparam 参考 ni0OO1.channels 中的"通道"显示。

此问题影响 Cyclone V 中的 12.1sp1 版本。

解决方法

打开 verilog (.vo) 文件并搜索altera_xcvr_reset控制 块。将所有参数名称转换为上层案例 (例如,通道 - 通道)。

此问题于 13.0 解决。

相关产品

本文适用于 1 产品

Cyclone® V FPGA 和 SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。