文章 ID: 000078538 内容类型: 故障排除上次审核日期: 2021 年 08 月 28 日

Quartus II 软件中的 Altera PLL megafunction lock range fitter 报告是否有已知问题？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明是的，对于某些Altera PLL 宏功能配置，Quartus® II 软件版本 13.0sp1 和更早版本可能会在 fitter 报告中报告 PLL Freq Min Lock 和 PLL Freq Max Lock 值的"N/A"。

解决方法

计划将在 Quartus II 软件的未来版本中修复。

相关产品

本文适用于 15 产品

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Arria® V GT FPGA

Cyclone® V E FPGA

Stratix® V E FPGA

Cyclone® V SE SoC FPGA

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Stratix® V GX FPGA

Cyclone® V GX FPGA

Stratix® V GT FPGA

Stratix® V GS FPGA

Arria® V GZ FPGA

Arria® V SX SoC FPGA

说明
解决方法

更多帮助？

联系支持中心

法律声明

¹

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。查看此页面的英语版本。