说明
银行 3B 或存储体 8B 的单端 REFCLK/DIFFCLK 正针无法路由到FPGA内核。这是因为时钟引脚与FPGA内核之间不存在路由路径。如果在设计中添加了上面的引脚分配，您会看到 Quartus® II 软件的 fitter 错误。
解决方法
当这些 PLL 用于非收发器应用时，单端 REFCLK/DIFFCLK 正针只能路由为 MPLL5、MPLL6、MPLL7 和 MPLL8。