文章 ID: 000078388 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么我的 HPS 设计失败分析和合成, 但报告零错误?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 由于 Quartus® II 软件版本 12.1 出现问题,如果您没有将硬核处理器系统 (HPS) 直接连接到FPGA针,则可以通过报告零错误来看到分析和合成失败。HPS I/O 必须连接到引脚,而无需任何交互逻辑。
    解决方法

    要解决此问题,请确保 HPS I/O 直接连接到FPGA引脚。

    Quartus® II 软件的未来版本将针对这种不正确的连接提供错误消息。

    相关产品

    本文适用于 5 产品

    Arria® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Arria® V SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。