文章 ID: 000078238 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 27 日

错误 (175001):Fitter 不能将 1 个LVDS_CHANNEL放在 LVDS SERDES Altera内dpa_rx_x1_wo_pll_altera_lvds_170_q4dwfni

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果您在外部 pll 模式下使用多次标记的单 1 通道实例执行 Arria® 10"N"通道 DPA LVDS 设计,您可能会看到此错误。

解决方法

此配置的单个实例标记了多次不支持使用外部 pll 模式。如果需要使用外部 pll 模式进行 8 通道设计,则必须在 Altera LVDS SERDES IP 中选择 8 个通道的值。

相关产品

本文适用于 1 产品

英特尔® Arria® 10 FPGA 和 SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。