文章 ID: 000078116 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

与支持双用途 VREF 引脚的Cyclone 系列设备中的通用 I/O 引脚相比，在 VREF 引脚上作为 I/O 使用是否有较长的延迟？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

可以。与支持双用途 VREF 引脚的Cyclone®系列设备中的通用 I/O 引脚相比，用作 I/O 引脚时，VREF 引脚的延迟会较长。

VREF 引脚上的引脚电容比通用 I/O 引脚高，因此应该避免在这些引脚上放置快速的边缘速率信号，例如时钟，并避免在总线中使用这些引脚，因为 I/O 时序与总线的其他部分不一致。

相关文章

相关产品

本文适用于 6 产品

Cyclone® FPGA
Cyclone® II FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。