文章 ID: 000078091 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么在启用高级错误报告 （AER）、ECRC 校验、ECRC 生成和 ECRC 转发时，不能生成 ECRC？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果启用了 ECRC 转发，PCI® Express 硬核 IP 将不会自动设置 TLP TD 位。启用 ECRC 转发时，IP 将向 TLP TD 位发送更改。 您应确保 Avalon 流 （Avalon-ST） 标题具有 TD 位集。


如果未启用 ECRC 转发，并启用了 ECRC 生成，内核将自动设置 TLP TD 位并生成 ECRC。

解决方法 要自动在传输的接头中设置 TLP TD 位，禁用 ECRC 转发。

相关产品

本文适用于 16 产品

Cyclone® V SX SoC FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Stratix® V GT FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。