在 Quartus® II 软件中,如果您在 Cyclone® IV GX 设计中将 GPLL 串联到 MPLL,则在 fitter 阶段可能会看到此错误。
Quartus® II 软件可能会将级联 MPLL 自动放置在PLL_6或PLL_7的位置。这两个 PLL 位置仅支持上游 PLL 级联。
为了确保正确放置 MPLL 以支持下游级联使用 PLL 位置分配,将所需的 MPLL 位置分配给PLL_5或PLL_8。
在 Quartus® II 软件中,如果您在 Cyclone® IV GX 设计中将 GPLL 串联到 MPLL,则在 fitter 阶段可能会看到此错误。
Quartus® II 软件可能会将级联 MPLL 自动放置在PLL_6或PLL_7的位置。这两个 PLL 位置仅支持上游 PLL 级联。
为了确保正确放置 MPLL 以支持下游级联使用 PLL 位置分配,将所需的 MPLL 位置分配给PLL_5或PLL_8。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。