文章 ID: 000078039 内容类型: 故障排除 上次审核日期: 2015 年 03 月 20 日

为什么使用 Quartus® II 软件版本 14.1 时,具有外部 PLL 选项的 Soft LVDS RX 英特尔® FPGA IP无法在 英特尔® MAX® 10 设备中正常运行?

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® II 软件版本 14.1 的一个已知问题,外部 PLL 模式下的 Soft LVDS RX 英特尔® FPGA IP可能无法在 英特尔® MAX® 10 设备中正常运行。

这是因为英特尔 MAX 10 FPGA 软 LVDS 英特尔 FPGA IP缺少 rx_syncclock和rx_readclock 端口,这将导致 rx_out 并行数据出现卡住数据。

解决方法

要解决此问题,将 Soft LVDS RX 英特尔 FPGA IP 更改为内部 PLL 模式。

此问题计划在 英特尔 Quartus软件的未来版本中解决。

相关产品

本文适用于 1 产品

英特尔® MAX® 10 FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。