由于 Quartus® II 软件版本 14.1 的一个已知问题,外部 PLL 模式下的 Soft LVDS RX 英特尔® FPGA IP可能无法在 英特尔® MAX® 10 设备中正常运行。
这是因为英特尔 MAX 10 FPGA 软 LVDS 英特尔 FPGA IP缺少 rx_syncclock和rx_readclock 端口,这将导致 rx_out 并行数据出现卡住数据。
要解决此问题,将 Soft LVDS RX 英特尔 FPGA IP 更改为内部 PLL 模式。
此问题计划在 英特尔 Quartus软件的未来版本中解决。