关键问题
说明
当您将 DisplayPort TX 内核配置为启用 像素时钟以至少 6 倍的速度比 TX 链路时钟运行 图像可能无法在显示器上显示。
此问题由 DCFIFO 中的周期性溢出（跨 DCFIFO）引起 从像素时钟到链接时钟域的视频数据。例如，将发生此问题 如果您以 RBR 将 TX 内核配置为每时钟 1 像素，并以 RBR 为每时钟配置 4 个符号 （1.62 Gbps），有 4 个通道以 18 bpp 速度传输1856x1392@75 Hz。尤其如此 机箱，像素时钟为 288 MHz，链路时钟为 40.5 MHz。DCFIFO 将 溢出，您将无法看到图像输出。
解决方法
要解决此问题， 更改每时钟像素， 符号每时钟， 链接 速率和通道计数配置，以降低像素时钟与 TX 链路的比率 时钟。例如，要以 18bpp 传输1856x1392@75Hz，您可以使用每像素 1 像素 时钟， 每时钟 4 个符号， HBR （2.7 Gbps）， 有 2 个通道， 使像素时钟 288 MHz 和 TX 链路时钟为 67.5 MHz。
此问题在 DisplayPort IP 内核的版本 16.0 中修复。