文章 ID: 000077945 内容类型: 故障排除上次审核日期: 2021 年 08 月 28 日

为什么基于 QDRII SRAM UniPHY 的控制器 IP 不能为接口生成 QVLD 信号？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

未生成 QVLD 信号，因为它不在基于 QDRII SRAM UniPHY 的控制器 IP 上用来确定返回的数据是否有效。

基于 QDRII SRAM UniPHY 的 IP 使用校准过程来验证确切的读取延迟，即在 IP 发出读取命令后，验证数据从 QDRII SRAM 设备返回需要多长时间。

相关产品

本文适用于 8 产品

Stratix® V GS FPGA

Stratix® V GT FPGA

Stratix® V GX FPGA

Stratix® V E FPGA

Stratix® IV E FPGA

Stratix® IV GT FPGA

Stratix® IV GX FPGA

Stratix® III FPGA

说明

更多帮助？

联系支持中心

法律声明

¹

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。查看此页面的英语版本。