文章 ID: 000077905 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我的 RLDRAM II 控制器设计中出现恢复/删除时序违规?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果您使用 Quartus® II 软件版本 8.1 中的 DDR 时序向导 (DTW) 约束 RLDRAM II 设计,您将看到恢复/删除时序违规。但是,这些是未正确受限的虚假路径。要设置错误路径分配,在 DTW 生成的 SDC 文件的底部添加以下行,并重新运行 TimeQuest 时序分析器。

set_false_path -从 [get_clocks {dtw_read_*}]- 到 [get_clocks {g_stratixii_pll_rldramii_pll_inst|altpll_component|pll|clk[0]]

set_false_path -从 [get_clocks {g_stratixii_pll_rldramii_pll_inst|altpll_component|pll|clk[0]}] - 到 [get_clocks {dtw_read__*}]

相关产品

本文适用于 1 产品

Stratix® II FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。