文章 ID: 000077902 内容类型: 错误讯息 上次审核日期: 2015 年 11 月 23 日

内部错误:子系统:FIOMGR,文件:/quartus/fitter/fiomgr/fiomgr_io_bank.cpp,行:2379 m_single_ended_iostd_drive_strength >= 0

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件版本 15.0 及更早版本出现问题,如果您将 JTAG 引脚分配从默认值更改为可能看到此内部错误。

    在 MAX® 10 个设备中,JTAG 引脚是双用途引脚。如果您将 JTAG 引脚用作专用引脚,则无需对引脚进行任何引脚分配。如果您将引脚分配编辑到默认值之外的任何设备,则可能会出现此内部错误。

    解决方法

    为了避免该错误,执行以下步骤之一:

    • 将所有 JTAG 引脚 I/O 标准还原到 pin planner 中的默认 IO 标准。
    • 切换到默认 I/O 标准到 3.3-V LVCMOS
    • 转到 Assignments -> Device -> 设备和引脚选项 ->电压 - >将“默认 I/O 标准”更改为 3.3-V LVCMOS

    相关产品

    本文适用于 1 产品

    英特尔® MAX® 10 FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。