文章 ID: 000077845 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么我在 Quartus II 版本 5.0SP1 及更低版本中,针对 -7 和 -8 速度等级Cyclone II FPGAs中宣传的 DDR2 速度编译时,会收到一条警告消息?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在编译 SSTL18-C1 DDR2/Cyclone II 设计时,如果超过以下参数,Quartus® II 版本 5.0SP1 和更低将显示警告:


例如,如果您的Cyclone II C8/DDR2 设计设置为 125MHz,则会发出以下警告:"警告:DQS 频率设置 125.0 MHz 的 DQS I/O 引脚ddr_dqs[0] 应小于 100.0 MHz"。

上述 Quartus® II 限制使用的数据基于Cyclone II I/O 模拟得出预测值。但是,最近的Cyclone II I/O 表征证明了 SSTL-18(DDR2 所需的 I/O 标准)能够超出 Quartus II 先前定义和使用的期望。由于此表征数据和进一步的详细分析,DQS Fmax 限制和已发布的 DDR2 规范都将更新如下:更新后的 DDR2 规格更新 DQS Fmax Limitations C6:167MHz C7:150MHz C8:125MHz,因为当前版本的 Quartus II 仅将此列为警告而非错误, 不需要变通办法,当您想要达到有效的系统速度时,您可以忽略此特定的警告,来针对Altera广告中的速度。

相关产品

本文适用于 1 产品

Cyclone® II FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。