文章 ID: 000077761 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我会看到 Quartus® II V12.0 和 V13.0 及更高版本中生成的 DDR3 UniPHY IP 的芯片选择数量有差异?

环境

  • Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 QII V12.0 中生成的 DDR3 IP 的行为不正确。对于 Arria V 和 Cyclone V 设备,DDR3 UniPHY 控制器的芯片选择选项数量限制为 2。
    解决方法 此问题已在 QII V13.0 中解决

    相关产品

    本文适用于 3 产品

    Arria® V GZ FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。