关键问题
说明
针对 Stratix V 设备的 10GBASE-R PHY v12.0 超级功能
不要正确生成 rx_use_coreclk 参数;
生成的 HDL 文件未通过 rx_use_coreclk 参数
至sv_xcvr_10gbaser_nr实例。
解决方法
更新生成的 HDL 文件以通过该参数。适用于 在 System Verilog 中生成的文件，添加评论中的行 示例如下：
sv_xcvr_10gbaser_nr #(
.num_channels (num_channels ),
.operation_mode (operation_mode ),
.sys_clk_in_mhz (mgmt_clk_in_mhz ),
.ref_clk_freq (ref_clk_freq ),
.rx_use_coreclk (rx_use_coreclk ), //add this line
.pll_type (pll_type ),
.RX_LATADJ (rx_latadj),
.TX_LATADJ (tx_latadj)
)xv_xcvr_10gbaser_nr_inst(