文章 ID: 000077725 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 27 日

内部错误:子系统:SIM,文件:sim_server.cpp,行:524

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 您在 Quartus 中可能会看到此错误®如果在 Vector Waveform 文件中指定了不正确的总线成员名称,则 II 软件版本 2.2 SP2(.f).例如,如果总线成员有不同的命名规范,则会发生此错误,如下所示。

一个信号有以下条目: SIGNAL("|FPGA1|Logic_block:inst109|ac:inst1|data[23]") 另一个信号有以下条目: SIGNAL("Logic_block:inst109|ac:inst1|data[24]")

Quartus® II 软件假定所有儿童信号的名称与总线相同。对于巴士成员来说,具有不同的名称将违反儿童信号与总线名称相同的规则。

要解决此问题,请修改 .exf 文件或移除寄存器组,并在节点查找器上重新插入节点。

这个问题已在 Quartus® II 软件版本 3.0 中修复,以提供错误消息而代替内部错误。

相关产品

本文适用于 1 产品

Stratix® FPGAs

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。