文章 ID: 000077693 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

由于生成的 SDC 文件中出现错误,为什么 LVDS 型号的硬件上的 TSE 内核不稳定?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

TSE 生成的 SDC 文件中现有的 SDC 限制会导致 LVDS 型号硬件上的 TSE 内核不稳定:

设置clocks_list [get_clocks *]

foreach_in_collection时钟 {
设置名称 [get_clock_info -name ]
如果 {[ expr [regexp "altera_tse" ] == 1]} {
set_clock_groups -exclusive-group [get_clocks ]
}
}

 

解决方案:评论时序限制文件 (SDC) 第 410 行至 417 行,并替换为

set_clock_groups - 异步 \

-group {altera_tse_mac_rx_clk_0} \

-group {altera_tse_mac_tx_clk_0} \

-group {altera_tse_rx_afull_clk} \

-group {altera_tse_sys_clk} \

-group {altera_tse_ref_clk \

altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|rx[0]|clk0 \

altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|pll|clk[0]}

此问题将在以后的版本中修复。
 

相关产品

本文适用于 1 产品

Stratix® IV GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。