文章 ID: 000077691 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 27 日

Stratix系列设备中还需要多少个 DCLK 周期才能进入初始化模式?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

要在 Stratix® 系列设备中进入初始化模式,在CONF_DONE进入高位后,DCLK 需要另外两个边缘。无论您使用用户时钟 (CLKUSR) 还是内部初始化时钟,这都是必需的。

 

 

相关产品

本文适用于 1 产品

Stratix® III FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。