文章 ID: 000077650 内容类型: 故障排除 上次审核日期: 2012 年 08 月 13 日

为什么 SOPC Builder 设计中忽略 PCIe 硬核 IP SDC 对 tl_cfg* 的限制?

环境

  • PCI Express
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    SOPC Builder 设计中对信号tl_cfg* 的 PCI Express HardIP 限制被忽略,因为在这种模式下不使用 altpcierd_tl_cfg_sample 模块。

    因此,pcie_compiler_0.sdc 中,将忽略以下评论之后放置的 SDC 限制:

    # 以下多周期路径限制仅在逻辑用于采样tl_cfg_ctl和tl_cfg_sts信号时才有效

    注意:这些限制在 Platform Designer 和Avalon®流式传输 HardIP 配置中是有效的。

    解决方法

    不适用

    相关产品

    本文适用于 5 产品

    Arria® II GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GX FPGA
    Cyclone® IV GX FPGA
    Stratix® IV GT FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。