文章 ID: 000077631 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

如果收发器通道以高于 6.5 Gbps 的数据速率配置,是否支持为 Stratix IV GX 设备的 ALTGX Megawiframed 插件管理器显示所有输入时钟频率值?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 Quartus® II 软件版本 8.1 及更早 Stratix®版本中,如果 CMU PLL 或 RX CDR 配置为高于 6.5 Gbps 的数据速率,ALTGX MegaWi® 插件显示多个可选输入时钟频率值。 但其中只有一个值有效。

    您必须使用以下方程来确定支持的输入时钟频率值:

    输入时钟频率值 = (CMU PLL 或 RX CDR 数据速率)/20

    其中"CMU PLL 或 RX CDR 数据速率"的定义为 基本数据速率 中的值在 ALTGX MegaWi brooksd® 插件管理器的 一般 屏幕上字段。

    例如,如果您将Stratix IV GX 设备中的通道配置为以 8.5 Gbps 的数据速率运行,可以按照以下位置确定允许的输入参考时钟频率值:

    基本数据速率等于 8.5 Gbps。

    因此支持的输入参考时钟频率值 = (8.5 Gbps/20) = 425MHz。

    因此,在此示例中,ALTGX MegaWistreamd 插件显示以下输入时钟频率 - 170 MHz、212.5 MHz、265.625 MHz、340 MHz、425 MHz 和 531.25 MHz,但只有 425 MHz 是有效的选择。

     

    相关产品

    本文适用于 2 产品

    Stratix® IV FPGA
    Stratix® IV GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。