在 Quartus® II 软件版本 8.1 及更早 Stratix®版本中,如果 CMU PLL 或 RX CDR 配置为高于 6.5 Gbps 的数据速率,ALTGX MegaWi® 插件显示多个可选输入时钟频率值。 但其中只有一个值有效。
您必须使用以下方程来确定支持的输入时钟频率值:
输入时钟频率值 = (CMU PLL 或 RX CDR 数据速率)/20
其中"CMU PLL 或 RX CDR 数据速率"的定义为 基本数据速率 中的值在 ALTGX MegaWi brooksd® 插件管理器的 一般 屏幕上字段。
例如,如果您将Stratix IV GX 设备中的通道配置为以 8.5 Gbps 的数据速率运行,可以按照以下位置确定允许的输入参考时钟频率值:
基本数据速率等于 8.5 Gbps。
因此支持的输入参考时钟频率值 = (8.5 Gbps/20) = 425MHz。
因此,在此示例中,ALTGX MegaWistreamd 插件显示以下输入时钟频率 - 170 MHz、212.5 MHz、265.625 MHz、340 MHz、425 MHz 和 531.25 MHz,但只有 425 MHz 是有效的选择。