文章 ID: 000077582 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

PCIe 硬 IP 内核和 DDR3 IP 内核是否共享相同的 refclk?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

不建议在 refclk PCIe® 硬 IP 内核与外部内存接口 IP 内核(包括所有基于 UniPHY 和 ALTMEMPHY 的控制器)之间共享。PCIe 接口和外部内存接口需要直接 refclk 来自不同专用时钟输入引脚的 PLL。

为了让内存控制器使用与 PCIe 硬 IP 内核相同的时钟,需要将 coreclkout PCIe 硬 IP 核的信号串联到内存 IP 内核的 refclk 输入。不建议这样做,因为全局时钟路由资源引起的额外抖动将影响外部内存接口的性能。

相关产品

本文适用于 9 产品

Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。