文章 ID: 000077533 内容类型: 产品信息和文件 上次审核日期: 2014 年 01 月 30 日

如何使用脚本或命令行界面生成 PLL 英特尔® FPGA IP?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

要从命令行接口生成 PLL 英特尔® FPGA IP,可以使用 ip-generate 实用程序。

 

解决方法

以下是使用 IP 生成的 PLL 英特尔 FPGA IP 生成的简单命令行示例:

c:\altera\13.1\quartus\sopc_builder\bin>ip-generate --output-directory=--file-set= --component-name=altera_pll --output-name= --System-info=DEVICE_FAMILY=“”--component-param=gui_reference_clock_frequency=“>” --component-param=gui_output_clock_frequency0=“”--component-param=gui_phase_shift0=“”--component-param=gui_duty_cycle0=“”

有关 ip-generate 的更多选项,请运行 ip-generate -- 在 命令行中的帮助。

相关产品

本文适用于 15 产品

Cyclone® V SX SoC FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。