说明
由于英特尔® Quartus® Prime Pro Edition 软件版本 18.1 出现问题，编译设计时可能会发生错误的关键警告，包括两个以相同 VCO 频率（在 100 MHz 内）运行的 ATX PLL，即使遵循了下面的放置规则（在弹头列表后面发出关键警告）。
- 对于 ATX PLL VCO 频率在 7.2 GHz 到 11.4 GHz 之间，当两个 ATX PLL 以相同的 VCO 频率运行（在 100 MHz 内）时，必须将 7 个 ATX PLL 分开（跳过 6 个）。
- 对于 ATX PLL VCO 频率在 11.4 GHz 至 14.4 GHz 之间，当两个 ATX PLL 以相同的 VCO 频率（在 100 MHz 内）运行并驱动 GX 通道时，必须将它们放置 4 个 ATX PLL（跳过 3）。
- 对于 ATX PLL VCO 频率在 11.4 GHz 到 14.4 GHz 之间，当两个 ATX PLL 以相同的 VCO 频率（在 100 MHz 内）运行并驱动 GT 通道时，必须将它们放置 3 个 ATX PLL（跳过 2）。
- 对于为 PCIe*/PIPE Gen3 提供串行时钟的两个 ATX PLL，必须将它们置为 4 ATX PLL（跳过 3）。
关键警告 （18234）：ATX PLL ：xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst 和：xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst 是 ATX PLL。对于 ATX PLL VCO 频率在 11.4 GHz 到 14.4 GHz 之间，当两个 ATX PLL 以相同的 VCO 频率（在 100 MHz 内）运行时，必须将 5 个 ATX PLL 放置于不同的位置。
解决方法
这个问题已英特尔® Quartus® Prime Pro Edition 软件 19.1 版本中解决。